This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Japanese Patent Laid-Open Number 47-24776

Laid-Open Date: October 18, 1972

Application No.: 46-14542

Filing Date: March 16, 1971

Int. Class. No.: 99(5)E2

99(5)C23

99(5)C1

Inventor: Hideo Yamanaka and Norio Ito

Applicant: SONY CORPORATION

No catalyst or conversion from amorphous to crystalline

Specification

(54) Title of Invention: Manufacturing Method of Semiconductor Device

[What is claimed]

A manufacturing method of a semiconductor device wherein: a window is provided on a portion of an insulating layer formed on the surface of a semiconductor substrate with a semiconductor element, on which an electrode should be formed finally; a gettering processing is performed through the window; the insulating layer formed in the above window at the gettering processing is removed by etching with a step difference of the insulating layer of the other portion so that the above window is provided again; and an electrode is equipped through the window.

[Detailed Description of the Invention]

The present invention relates to a manufacturing method of a semiconductor device like a power transistor requiring a gettering processing.

For instance, in the power transistor requiring a diffusion processing at high temperature for a long time in the manufacturing process, metal ion is easy to enter into a semiconductor substrate by a thermal processing at high temperature for a long time so that voltage proof is lowered. Therefore, in such a semiconductor device, an operation of removing the metal ion in an atmosphere of gas by performing a gettering processing after

a thermal diffusion processing, but the manufacturing process of the semiconductor device with the operation is quite complicated.

First, the conventional manufacturing method of the power transistor is explained with Figure 1. Figure shows an example obtaining a NPN type transistor. In this case, a semiconductor region (2) containing high impurity is formed by diffusing N-type impurity overall from one side (1a) of a N-type semiconductor substrate, for instance a silicon substrate (1) (Figure 1-A).

Secondly, a P-type semiconductor region (4), which is a base region with respect to the N-type semiconductor region (3) that a collector region of the portion in which the semiconductor region (2) of the substrate (1) is formed, is formed by diffusing P-type impurity overall from other side (1b) of the substrate (1) (Figure 1-B). This diffusion processing is by a thermal diffusion processing at high temperature for a long time, for instance, at 1250°C for 17 hours.

A N-type impurity layer (5) is formed by depositing N-type impurity on the P-type semiconductor region (4) (Figure 1-C).

This N-type impurity layer (5) is removed by selective etching except the portion in which an emitter region should be formed (Figure 1-D).

Next, a semiconductor region (6) of a N-type emitter region is formed by diffusing the impurity of the impurity layer (5) into the region (4) by performing the heating processing, for instance, at 1250°C for 6 hours (Figure 1-E). Thus, a transistor element (t) is formed in which the region (2) is as a taking out region of a collector electrode and regions (3), (4) and (6) are respectively as a collector region, a base region, and an emitter region. Besides, actually, the region (2), (3) and (4) are in common on the common semiconductor substrate (1), and a lot of emitter regions (6) are formed at the same time holding the decided interval on the region (4), so that a lot of transistor elements (t) are formed at the same time on the common substrate (1).

Then, an insulating layer (7) like as SiO_2 is formed by adhering, for instance, to the thickness of about 1 μ on the surface of this semiconductor substrate (1) (Figure 1-F).

The insulating layer (7) on the collector side (1b) of the semiconductor substrate (1), namely, on the semiconductor region (2) with high impurity concentration is removed by

etching (Figure 1-G).

Then, the gettering processing is performed from the side (1b) of the substrate (1). That is to say, for instance, phosphorus P is diffused. Because this gettering processing is performed by heating in an atmosphere of oxygen, the insulating layer (7) on the other side (1a) of the substrate (1) grows further, as well as a thin SiO₂ layer, that is to say the insulating layer (7), is formed to the thickness of about 1000 to 2000 Å on the side (1b) of the substrate (1) (Figure 1-H).

Next, by photo-etching the insulating layers (7) and (7)'on the both sides (1a) and (1b) of the substrate (1) and, windows (8c), (8b) and (8e) for forming electrodes are respectively provided in a portion on the region (2) with high impurity concentration and in portions on the base region (4) and the emitter region (6) of the collector region (Figure 1-I). In this case, the reason why the window (8c) is formed selectively on the insulating layer (7)' is to leave the insulating layer for marking-off, so-called scribing portion for subsequent pelletizing.

A collector electrode (9c), a base electrode (9b) and an emitter electrode (9e) adhere ohmicly to the respective regions (2), (4) and (6) through these windows (8c), (8b) and (8e). Thus, the power transistor (10) of the purpose can be obtained (Figure 1-J).

Then, the substrate (1) is cut and separated to each transistor element (t), that is to say, pelletizing is performed.

However, in case of such a method, as explained in Figure 1-H, because the thickness of the insulating layer (7)' on the side (1a) of the substrate (1) formed at the gettering processing is remarkably thin compared with the thickness of the insulating layer (7) on the other side (1b), and when photo-etching for forming each electrode window ((8c), (8b) and (8e) is performed at the same time with respect to both insulating layers (7)' and (7), the thinner insulating layer (7)' on the side (1a) is overetched. In order to avoid the overetching like this, it is necessary to perform photo-etching on each insulating layer (7) and (7)' in another process so that processes become quite complicated. By the way, the photo-etching has a lot of processes that a previous treatment for the base, coating photosensitive agent, pre-baking, aligning exposure, development, post baking, etching, removing photosensitive agent and cleaning, so that an increase of one process in the

photo-etching extremely prevents from mass-producing.

The present invention offers a manufacturing method of a semiconductor device without a defect like this.

An embodiment of the present invention in case of obtaining a NPN-type power transistor is explained with reference to Figure 2. In this case, for instance, a plurality of transistor elements (t) are formed and arranged at the same time on the common semiconductor substrate (1) through the same processes as explained in Figures 1-A to F. However, only one transistor element (t) is shown in Figure 2. In Figure 2, the same marks are used to identify the portions corresponding to Figure 1 and the repeated explanations are omitted.

In the present invention, windows (18c), (18b) and (18e) are respectively provided on the portions in which a collector electrode, a base electrode and an emitter electrode should be formed finally on the region (2) with high impurity concentration, the base region (4) and the emitter region (6) in an example shown by Figure, by photo-etching with respect to an insulating layer (7) with the same thickness of about 1μ formed on the sides (1a) and (1b) of the substrate (1) (Figure 2-A).

A gettering processing is performed through these windows (18c), (18b) and (18e) (Figure 2-B). This gettering processing is, for instance, pre-heating in an atmosphere of oxygen at 1160 to 1200°C for two minutes. Thereafter, a gas of phosphorus (P) is flown for 2 minutes in this heating condition, the supply of phosphorus (P) is stopped and the heating condition is held for several minutes, then annealing is performed. In this annealing, after heating at 750°C for 5 hours, this heating condition is slowly cooled down to a normal temperature. Then, as is commonly known, metal ions in the substrate (1) are drawn out and the voltage proof is improved. In this case, a thin insulating layer (7)' made of SiO₂ which is formed by oxidizing the surface of the substrate (1) is formed at a thickness of about 1000 to 2000 Å in each window (18c), (18b) and (18e), under which a layer (11) where phosphorous P with high concentration is doped is formed.

Next, the thin insulating layer (7)' in the windows (18c), (18b) and (18e) is removed by etching, and the windows (18c), (18b) and (18e) are provided again (Figure 2-C). The insulating layer (7)' is removed by an overall etching by making use of the thickness

which is thinner than that of the insulating layer (7), and by selecting the etching time which cannot remove the thick insulating layer (7) but can remove the thin insulating layer (7), without using any etching mask.

Because a diffused layer (11) of phosphorus (P) shows N-type, at least it is to be desired that the diffused layer (11) on the base region (4) is removed. Therefore, the diffused layer (11) is removed by light etching with etching liquid for the substrate (1), that is to say, silicon etching liquid, for instance, hydrofluoric acid or alkali etching liquid (Figure 2-D). In this case, because the etching rate of the diffused layer (11) in which phosphorous P with high concentration is doped is high, only this portion can be removed by a short time etching.

Then, each solder electrode which becomes a collector electrode (9c), a base electrode (9b) and an emitter electrode (9e) adheres on a region with high impurity concentration (12), a base region (4) and an emitter region (6) of the collector region (3) through the windows (18c), (18b) and (18e) of the insulating layer (7) caused by removing the insulating layer (7). In this case, concave portions (13c), (13b) and (13e) are respectively formed under each window (18c), (18b) and (18e) by removing the diffused layer (11). Therefore, for example, when Ni plating is performed on the concave portions, and the solder electrodes are provided on there, these electrodes can be formed to so thick easily. Thus, the semiconductor device of the purpose, that is to say, the power transistor (12) can be obtained (Figure 2-E).

As mentioned above, according to the present invention, because each window (18c), (18b) and (18e) is opened in the insulating layer with uniform thickness, an overetching is not caused. Also, because the insulating layer (7)' formed in the windows (18c), (18b) and (18e) by the gettering processing can be removed by overall etching, its manufacturing process is extremely simplified, and the profit by an actual application is very great.

Furthermore, the example shown in Figure is the case of obtaining the NPN type power transistor, and it is clear that the same effect can be obtained by applying the present invention to the manufacturing method of a semiconductor device requiring some kinds of gettering including the other type power transistor.

[A brief explanation of Figures]

Figures 1-A to J are enlarged cross sectional views of each process showing the manufacturing method of the conventional power transistor. Figures 2-A to E are enlarged cross sectional views of each process showing an example of the manufacturing method of the semiconductor device by the present invention.

Marks:

- (1) semiconductor substrate
- (t) transistor element
- (3) collector region
- (4) base region
- (6) emitter region
- (7) (7)' insulating layer
- (18c)(18b)(18e) windows formed respectively in insulating layer (7)
- (9c)(9b)(9e) each electrode of collector, base and emitter
- (12) semiconductor device obtained by the manufacturing method of the present invention

(£1000 LS)

(I) 醚 特同

月 16 日

適

1.発明の名称

3. 等許出頭人

特許庁吳官

東京都區川区北區川6丁目7番35号 (218) ソニー株式会社 溆 代表取締役 井

東京都新宿区西新宿1丁目8番1号(新宿ビル) 4. 代

(3388) 弁理士

5. 添附書類の目録

- 1 通 瞡
- 1 通 面 (2)
- (3) 委 Œ 状 1 12
- 1 30 (4) 出题密查請求書

発明の名称

特許請求の範囲

半導体素子を有する半導体基体表面の絶景層の 最終的に電極を形成すべき部分に想き姿貌し、数 **鬼を造じてゲッチリング処理を施し、謎ゲッチリ** ング処理時に上記窓内に形成された過量層を他部 の差異層との厚み差を利用してエッチング除去し て上記鬼を再び穿扱し、鉄窓を通じて電像付けを 行う半導体装置の製法。

発明の幹細な説明

本発明はゲッチリング処理を必要とするパワー トラングスタの如き半導体装置の製法に係わる。

例えば製造工程中に高温長時間の拡散処理を必 甚とするパワートランジスタに於ては、その高温 長時間の熱処理によつて半導体蓋体中に食具イオ ンが侵入し届く、之が射圧の低下を来す。之が為、 とのような半導体装置に於ては、熱拡散処理機に **ダッメリング処理を行つて気体中の金属イオンを** とり除く作業が行われるが、折る作業を伴う半導

② 特願昭 46 - / 4夕/ 2 ① 特開昭 47 - 24776

43 公開昭47(1972)10.18 (全4頁)

審査請求有

19日本国特許庁

公開特許公報

庁内整理番号

(52)日本分類

7113 57



体装置の製造工程は可放う繁建となる。

先ず才1回について世来のペワートランジスメ の製造方法について説明しよう。図示の例はNP N型のトランジスタを得る場合であるが、との場 合、N型の半導体基体例えばシリコン基件(I)の一 万の面(12) 同より全面的にN型の不純物を拡散し して高不純物の学導体領域(2)を形成する(オ1間

次いで、著体(I)の他方の面(Ib)より金面的に P型の不能物を拡散して、基体(1)の半導体質域(2) が形成される部分のコレタタ領域となる N型の半 導体領域(3)に対しペース領域となるP還の半導体 假端(4)を形成する(才1回B)。この拡散処理は 例えば 1250℃ で 17 時間の高温長時間の無拡製処 悪による。

P型の半導体領域(4)上にN型不動物をデポック トレてN型の不解物層(5)を形成する(タ1図C)。 とのN型不純物層(5)に対し、選択的エッチング を行つてエミッタ領域を形皮ナベき部分以外をニ ッテング除去する(才 1 図 D)。

次い定例えば 1250℃、 6 時間の加熱処理を行って不規物層(5)の不規物を領域(4)中に拡散してN型のエミッタ領域となる学導体領域(6)を形成する(か1 図 B)。 斯くすれば、領域(2)をコレクタ電標の取り出し領域としては領域(3)、 (4)、 (6)を夫々コレクタ、ベース、エミッタ領域とするトランジスタ素子(4)が形成される。簡、実際上は、共適の半導体基体(1)に領域(2)(3)及び(4)を共通とし、領域(4)上に所要の間隔を保持して多数のエミッタ領域(6)を同時に形成して共通の基体(1)上に多数のトランジスタ素子(4)を同時に多数個形成する。

次いで、この半導体基体(I)の表面に、 8 iO。の 如き避量 簡(7)を例えば1 A 程度の厚みを以つて被 着形成する(才 1 图 F)。

半導体基体(1)のコレクタ角の面 (15) 即ち高不 細物過度の半等体質域(2)上の差景層(7)をエッテン が第去する(か 1 図 G)。

而して、著体(1)の面 (1b) 倒よりゲッタリング処理を行う。即ち例えば換了の拡散を行う。とのゲッタリング処理は東京変配気中で加熱されて行わ

(3)

煮るに、新る方法による場合、か1図Hについ て数明したように、グツォリンダ処理時に形皮さ れた著体(1)の面 (1s)上の差景層(7)°の原みは、他 方の蜀 (1b)上の絶景層(7)の摩みに比し格段的に小 であるので、両絶接層(7)'及び(7)に対し各電響度 (8c) 及び (8b)(8e) の形成の為のフォトエッテン グを同時に行うと、面 (1 a) 角の厚みの小なる差 最層(7)' に対してはオーパエンテンダとなる。斯る オーパエッチングの発生を回避せんとすれば各絶 録 層 (7) 及び (7)° に対し別工程 てフォトエッチング を行う必要が生じ、工程が可反り繁美となる。 因 みにフォトエッテンダは下地前処理、感光剤數布 プレベーキング、位置合せ第光、現像、ポストペ ーキング、エッチング、息元剤除去、洗浄という 多くの工程を経るので、斯るフォトエッテングが 一工程でも増加するととは着しく量差化を阻むと とになる。

本発明は、新る欠点のない半導体要度の製法を 提供せんとするものである。

オ 2 図 について本 発明の一 例 を N P N 型の ペット (5) 特別 昭47-24776 念 れるので基体(1)の面(1b) に厚み1000 ~ 2000 A程 度の薄い 8(0。 層即 5 起最層(7) が形成されると共 に、 3 体(1)の他万の面(1a)上の起彙層(7) が更に 成長する(才1 図 H)。

次いで、著体(1)の関面(1a)及び(1b)上の距離層(7)及び(7) に対しフォトエッテングを行って、コレクタ領域の高不純物語及領域(2)上の一部と、ベース領域(4)及びエミッタ領域(8)上の一部とに失々電極を形成する為の類(8c)(8b)及び(8e)を変数する(オ1図I)。この場合、絶景層(7) に対しても態(8c)を選択的に形成する題由は関係のペレナダイズの為の異響を所謂スクライブ部分に避難層を残ら生活だと示るある。

之等、思 (8c)(8b) 及び (8e) を通じて各領線(2)(4)及び(6)に天々コレクタ、ベース及びエミッタ各電弧 (9c)(9b) 及び (9e) をオーミックに被着する。斯くすれば目的とする。ベワートランジスタ(1)が得られる (才1回1)。

然る後、苦休(1)を告トランジスメ素子(t)に異して切断分離する、所謂ペレンタイズを行り。

(4)

トランジスタを得る場合について説明しよう。 この場合に於ても、例えばオ1図A乃至早について観明したと阿様の工程を越て共通の半導体基体(1)に複数のトランジスタ素子(t)を同時に配列形成する。但し、オ2図に於ては1つのトランジスタ素子(t)の二元が示されている。オ2図に於て、オ1図と対応する部分には同一符号を付して重複説明を省略する。

本発明に共ては、基体(1)の面(1a)及び(1b) に 形成された1度程度の大なる同一厚みを有する絶 無層(7)に対し、フォトエッチングを行つてコレタ タ質は図示の例では高不規物過度の領域(2)、ペー ス質数(4)及びエミッタ質数(6)上の最美的にコレタ タ電極、ペース電極及びエミッタ電極を形成すべ き部分に共々忽(18c)、(18b)及び(18c)を穿殺 する(才2図A)。

之等窓 (18c) (18b) 及び (18e) を送じてゲッタ リング処理を行う (才 2 図 B)。 とのゲッタリン グ処理は例えば改集雰囲気中で 1160 ~ 1200℃ で 2 分間プレヒートし、その後、との加熱状態で増

特別 昭47-24775 😅

P む気体を 2 分間流し、燥 P の供給をとめて数分間加熱状態を保持し、その後アニールを行う。 とのアニールは 750℃で 5 時間の加熱後、との加熱状態から常温まで 17 時間で徐冷する。 斯〈すると、剛知のように基体(1)中の金属イオンが扱い出され、耐圧が向上する。 との場合を窓(18c):(18b) 及び(18a) 内に基体(1)の表面が限化されることによって形成された SiO。より成る 1000 ~ 2000 A 程度の薄い起業層(7) が形成され、この下に浄 P が高い 参照を以ってドープされた層(18が形成される。

次いで窓(18c)(18h)及び(18e)内の容い絶景層(7)'をニッチング除去して、再び窓(18c)(18b)及び(18e)を穿散する(オ2図C)。この絶景層(7)'のニッチング除去は、乙の厚みが絶景層(7)の厚みより小であることを利用し、そのエッチング時間を厚みの小なる絶景層(7)'は除去し得るも、厚みの大なる絶景層(7)は除去されることのない時間に選定することによって、何らエッチングマスクを用いることなく、全面的エッチングによって行う。

(7)

目的とする半導体要素和 ちパワートランジスタロ が持られる(才2図目)。

上述の四く、本発明によれば浮みの均一の絶象 層に対し各意 (18c)(18b)(18e) を創けるものであ るからオーパエッチングの生することがなく、又、 グッタリング処理によつて忽 (18c)(18b) 及び(18e) 内に形式された絶量度(7) の除去は全面エッチング によつて行い得るので、その製造工程は極めて簡 略化され、実験に適用してその利益は差大である。

間、図示の例はNPN型のパワートランジスタを得る場合について述べたが、他の型のパワートランジスタを始めとして各種のゲッタリングを必要とする半導体要量の製法に適用して同様の効果を得ることができることは明らかであろう。 図面の簡単な説明

学1 図A乃至J は従来のパワートランジスタの 製法を示す各工程の拡大断面図、 対2 図A乃至 B は本発明による半導体発度の製法の一例を示す各 工程の拡大新面図である。 図中(1) は、半導体 著体、 (t) はトランジスタ表子、(3) はそのコレクタ領域、

次いで、絶数層(7) の除去によって手じた色数層(7)の形 (18c)(18b) 及び (18e) を迫してコレクタ類域(3)の高不規制過度領域(2)、ペース領域(4)及びエミッチ領域(6)上にデャコレクチ電域(9c)、ペース電域(9c)となる各半田電域を被滑する。との場合、拡散層5Dの除去によって各組(18c)(18b)及び (18e) 下には失々団部 (13c)(13b) 及び (13e)が形成されているので、世紀に例えば Ni メッキを地し、その上に半田電域を装る場合、この電道を大なる厚みに並ることが容易にできる。斯くして


(8)

(4) はベース 仮家、(6) はエミッタ 仮家、(7) 及び(7)'は走業者、(18c)(18b) 及び(18e) は夫々差無事(7) に形式された窓、(9c)(9b) 及び(9e) は夫々コンクタ、ベース及びエミッタの各電磁、(2) は本発別 数法によって持た半導体要量である。


券許出願人 ・ソニー株式会社

代 題 人 伊 彦









18.

- 6. 前記以外の発明者、特許出頭人または代理人
 - (1) 発 明 者
 生 所 (是所)
 氏 名
 住 所 (是所)
 氏 名
 住 所 (是所)
 氏 名
 住 所 (是所)
 氏 名
 住 所 (是所)
 - (2) 特許出廣人 住所(医所) 長名(名称) (国第) 生所(酒所) 长名(名称)
- (3) 代 理 人